設計の検証およびバリデーション

Cyientには、アナログ、混合信号、ASIC、SoC、デジタルロジック、カスタムIPにわたって設計検証と検証サービスを提供する、広範なリソースがあります。検証プロセスでは、プリシリコン、ポストシリコンおよびシステムの検証を行います。

弊社では、プロジェクトの先進的な検証方法をクライアントのプロセスに合わせて適用します。検証方法としては、SystemVerilog UVM(universal verification methodology)、Verilog – AMSその他、高水準の検証言語の使用などがあります。

現代のデジタルロジックの検証には、強制ランダムテスト、機能カバレッジ、制約、およびアサーションベースの検証などがあります。デジタル信号と混合信号設計の両方を重視する弊社では、経験豊富なエンジニアに混合モードのシミュレーション手法を担当させています。さらに、弊社にはVerilog-AMS(アナログ混合信号)に熟練した専任のエンジニアがおり、先進的な混合信号IC用の混合信号検証環境を構築できます。また弊社では、Verilog-A/AMSおよびRNM(Real Number Modeling)を使用した最新の検証環境をお客様に提供しています。

弊社の専門知識は広範囲にわたり、主要な各電子設計自動化(EDA)ツールサプライヤーのシミュレータ、デバッギングツール、フォーマルベリファイア、ハードウェアアクセラレータを網羅しています。弊社はワンストップのサービスプロバイダとして、ソフトウェアおよびハードウェア試験からソフトウェア統合試験にいたるまで、製品のライフサイクル全体にわたって検証およびバリデーションを提供します。

設計検証機能 サービスの特長
すべての現場でクライアントの設計および検証チームを強化 60名以上のエンジニアで構成された強力なチーム
AMS検証の専門チーム フロントエンド検証についての広範な専門知識
迅速な設計検証を実現する包括的な検証IP(知的財産) インハウス検証IPおよびDFTツールの豊富なポートフォリオ
設計ツールのポートフォリオ:NCSIMシミュレータ、Cadence Enterprise Manager、OVMベースの検証環境、Signalscan波形ビューア、CVS、PowerPCクロスコンパイラ
Cadenceとのパートナーシップを活用した検証
IPベンダーとVirage Logic(Synopsys)およびARMの関係
Alteraとのパートナーシップによる設計サービスネットワーク

Cyientがいかにして世界クラスの半導体サービスを提供しているかについては、弊社のホワイトペーパー「15 Reason Cyient Outshines Other Semiconductor Design Service Providers」をダウンロードしてお読みください。 弊社のサービスの詳細は、半導体設計サービス概要をリクエストしてください

events