物理的なIC設計サービス

Cyientのエンジニアはフロントエンドおよびバックエンド両方のIC設計サービスに対応可能で、仕様に基づく設計フロー全体から、GDSIIファイルの物理的な実装までをカバーしています。

この設計フローの中では各主要ベンダー(Synopsys、Cadence、Mentor Graphics、Xilinx、Altera)のEDAツールが使用されており、従ってCyientは御社のチームが使用中のシリコンIPと検証IPに互換性があります。

ASIC、FPGA、SoC設計サービスが提供されているのに加え、Cyientではファームウェアを含む基板レベルの新システムを製作することもできます。弊社のIC設計の経験としては、各種のプロセス技術を使用したデジタル、アナログ、混合信号があります。

  • Planar CMOS(180nm~28nm)
  • BCDMOS
  • FinFET 16nm、14nm
  • SOI 32nm
設計機能 サービスの特長
最初から最後までの完全な設計サービス ASIC、FPGA、SoCの設計サービス
業界標準のEDAツール ファーストパスでのシリコンサクセスにつながる実証済みのIC設計方法論
UVM 、OVM、eRMによる業界標準の検証 ティア1アカウントでのクライアントのサクセス
ドメインの専門知識:WiFi、画像処理、ビデオ、キャッシュの相互接続、 ARM 、PowerPC、WLAN、PCIE Express、DDR-3、PMIC、イーサネット
専門家用EDAツール、 IPおよびVIP体験
最小のテストベクタで最大のテストカバー範囲
events